自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(27)
  • 资源 (7)
  • 收藏
  • 关注

转载 GNU Radio 中OFDM Tunnel 详解以及相关OFDM模块介绍

测试USRP发送接收的时候完整的程序在benchmark_tx.py 和 benchmark_rx.py里面。其中调用了很多外面的分支如transmit_path.py.exe和 ofdm.py等。在USRP发送端,执行的是benchmark_tx.py程序,在该程序里定义了发送数据包的相关参数,包括USRP发送频率、增益、天线、时钟源等,通过调用send_pkt函数来发送数据包。在程序中调用...

2019-01-08 16:34:30 8160 2

原创 RFNoC GNU Radio使用教程

摘要本应用笔记指导用户完成RFNoC架构的基本信息,安装必要的软件以开发自定义RFNoC模块,也称为计算引擎(CE),并逐步完成使用示例创建自定义RFNoC模块的步骤。 目前,USRP X300 / X310和USRP E310 / E312硬件支持RFNoC。 但是,本文档仅涵盖了USRP X300 / X310的RFNoC。内容第一部分涉及安装工具和验证正确的工具安装,以便进行...

2019-01-06 15:25:08 8796 1

原创 MATLAB中文件读写

r 读出w 写入(文件若不存在,自动创建)r 以只读方式打开文件,该文件必须存在。  r+ 以可读写方式打开文件,该文件必须存在。  rb+ 读写打开一个二进制文件,只允许读写数据。  rt+ 读写打开一个文本文件,允许读和写。  w 打开只写文件,若文件存在则文件长度清为0,即该文件内容会消失。若文件不存在则建立该文件。  w+ 打开可读写文件,若文件存在则文件长度清为...

2018-10-11 23:06:09 1751

转载 LTE下行传输机制--PDSCH

UE在解出PDCCH后,可以拿到对应PDSCH的 DCI信息。该DCI除了包含所对应PDSCH的位置、MCS信息之外,还指明了数据是否是重传数据以及传输使用的层、预编码等相关信息。与其他物理信道基于PRB不同,PDSCH基于VRB传输。根据VRB映射PRB的方式不同,PDSCH有三种资源分配类型,分别是Type 1、Type 2和Type 3。PDSCH 传输具体所用的资源分配类型取决于 eNo...

2018-10-05 17:19:25 5448

转载 LTE -DCI0

下面详细介绍各个字段的含义: (1)DCI0/DCI1A格式指示位(Flag for format0/format1A differentiation),固定占1bit。当该b    it值=0时,表示当前使用DCI0格式;当该bit值=1时,表示当前使用是DCI1A格式。DCI0和DCI1A的码流长度相同是为了减少UE侧盲检的次数,这里增加一个bit的指示位,用于区分这两种不同的格式。...

2018-10-05 16:26:57 1391

转载 LTE中RNTI介绍

RNTI定义RNTI,Radio Network Tempory Identity,无线网络临时标识符,在UE和eNB之间的信号信息内部的作为不同UE的标识。RNTI类型在LTE中,定义了多种不同的RNTI,用于标识不同的UE信息,以下是几种常见的RNTI介绍:(a)P-RNTI:表示 Paging RNTI,用于解析寻呼信息,对应于寻呼的PCCH;(b)SI-RNTI:表示 ...

2018-10-05 15:30:01 8072

原创 LTE下行传输机制--PDCCH

1 PDCCH概述PDCCH: Physical Downlink Control Channel, 物理下行控制信道。它采用QPSK调制。PDCCH携带DCI信息。一个PDCCH只能有一种格式的DCI, 1个下行子帧上可以发送多个PDCCH.1.1 CCE 与聚合等级PDCCH的资源单元是CCE, 1个CCE包含9个REG,一个REG是由连续的4个RE组成,如果在一个REG的中间存在...

2018-10-05 15:06:19 8801

原创 LTE下行传输机制--PBCH

1 PBCH概述MIB消息在PBCH中传输,小区是通过逻辑信道BCCH向该小区内的所有UE发送系统信息的。PBCH信息比特共24位dl-bandwidth, 3位, 表示 6, 15, 25, 50, 75, 100 六种带宽.phich-duration, 1位, 表示Normal or Extend phich-resource, 2位, 对应PHICH的参数Ng, ={1/...

2018-10-05 14:06:12 3882

原创 LTE资源分配图解

  PCFICH占用第一个符号的4个REG,频带上均匀分布PHICH至少占用3个REG,可以是分布在第1~3个符号,频带上均匀分布PDCCH占用第1~3个符号的扣除PCFICH、PHICH、RS之外的资源,频带上均匀分布(DwPTS只能占用第1~2个符号)PBCH占用中心频带72个子载波,在每无线帧的0子帧的第2个时隙的第1~4个符号PUCCH位于上行子帧的...

2018-10-05 09:56:53 7197

转载 LTE下行资源分配type0、type1、type2

本文主要介绍下行物理信道PDSCH的3种资源分配类型:Type 0、Type 1和Type 2。      具体使用哪种资源分配类型取决于所选的DCI format以及DCI内相关bit的配置。      每种DCI format支持哪种资源分配类型,以及有哪些与资源分配相关的bit,详见36.212的5.3.3节。由于这篇文章主要是介绍几种下行资源分配类型,而不是介绍DCI format...

2018-10-04 15:00:00 8321

原创 verilog VHDL 显示display && 读写文件

系统任务也属于行为级建模,系统任务的调用要出现在initial与always结构中。所有的任务都已$开头。 1、$display,$write用于信息的显示和输出。其中,      %b或%B    二进制      %o或%O    八进制      %d或%D    十进制      %h或%H    十六进制      %e或%E    实数      %c或...

2018-09-27 11:33:24 4410

原创 vivado testbench 注意事项

    wire对应于连续赋值,如assign;wire型变量综合出来一般情况下是一根导线。    reg对应于过程赋值,如always,initial;    reg变量在always中有两种情况:  (1)always @(a or b or c)形式的,即不带时钟边沿的,综合出来还是组合逻辑;  (2)always @(posedge clk)形式的,即带有边沿的,综合出来一般是时...

2018-09-27 11:32:52 5992

转载 vivado RAM使用

1.双口RAM概述双口RAM(dual port RAM)在异构系统中应用广泛,通过双口RAM,不同硬件架构的芯片可以实现数据的交互,从而实现通信。例如,一般情况下,ARM与DSP之间的通信,可以利用双口RAM实现,ARM通过EBI总线连接到双口RAM的A口,DSP通过EMIF总线(也可以是uPP总线,取决于速度需求)连接到双口RAM的B口,两者对同一块存储区域进行操作,即可实现两者的数据交互...

2018-09-27 09:40:12 25957

转载 vivado 中使用modelsim联合仿真

modelsim-win64-10.4-se 下载、安装、破解本教程包括软件下载、破解文件下载、安装破解方法,助你一次成功。 软件安装好了却不能用,想必大家都有过这样的痛苦和无奈。这款软件的破解花了我整整一个下午的时间,期间在网上找了各种方法尝试均以失败告终,差点让我放弃破解而着手去换操作系统。网上的方法多存在着疏漏和差错,所以这也是我写次教程的初衷,希望能帮到大家,少走弯路。 本人使用系...

2018-09-13 15:09:06 3839

转载 Verilog中 reg和wire 用法和区别以及always和assign的区别

1、从仿真角度来说,HDL语言面对的是编译器,相当于使用软件思路,此时:    wire对应于连续赋值,如assign;    reg对应于过程赋值,如always,initial; 2、从综合角度,HDL语言面对的是综合器,相当于从电路角度来思考,此时:     wire型变量综合出来一般情况下是一根导线。     reg变量在always中有两种情况:       ...

2018-09-07 11:34:22 660

转载 LTE下行传输机制——PHICH信道

在阅读本文之前,建议先看下博文《LTE-TDD HARQ(1)-上行HARQ时序》,以便更好的理解本文内容。本文主要包括的内容有:(1)什么是PHICH信道,它的作用是什么(2)怎么来唯一的标识一个PHICH信道(3)PHICH信道对应的REG实际映射的内容是什么(4)PHICH信道的位置1.什么是PHICH信道PHICH信道即物理HARQ指示信道,英文全称是Physi...

2018-09-03 21:47:06 1900

原创 LTE中的PBCH

PBCH信息比特共24位dl-bandwidth, 3位, 表示 6, 15, 25, 50, 75, 100 六种带宽.phich-duration, 1位, 表示Normal or Extend home.mscbsc.com4U(@-A:Y1a2o.Zphich-resource, 2位, 对应PHICH的参数Ng, ={1/6, 1/2, 1, 2} home.mscbsc.com-...

2018-09-03 14:19:37 10746

原创 LTE下行物理层传输机制-PCFICH信道

1.PCFICH信道的作用PCFICH信道即物理控制格式指示信道,英文全称是Physical control format indicator channel,该信道中承载的内容CFI是当前子帧中控制区域(或PDCCH信道)占用的OFDM符号个数。终端对PCFICH的正确解码非常重要,如果解码不正确,终端就不知道怎么处理控制信道,也不知道数据区域是从子帧的哪个OFDM符号开始。控制区域...

2018-08-30 20:28:11 2893

转载 C++转MATLAB实现(可用OpenCV库)

Matlab与C++混合编程(依赖OpenCV)[email protected]://blog.csdn.net/zouxy09        之前在运行别人论文的代码的时候,经常有遇到Matlab与C++混合编程的影子。实际上就是通过Matlab的Mex工具将C++的代码编译成Matlab支持调用的可执行文件和函数接口。这样一方面可以在Matlab中利用已经编写好的函数,尽管...

2018-08-30 09:51:33 7899

转载 使用Vivado HLS实现OpenCV的开发流程

转载于:http://www.chinaaet.com/article/217492 本文通过对OpenCV中图像类型和函数处理方法的介绍,通过设计实例描述在vivadoHLS中调用OpenCV库函数实现图像处理的几个基本步骤,完成从OpenCV设计到RTL转换综合的开发流程。      开源计算机视觉 (OpenCV) 被广泛用于开发计算机视觉应用,它包含2500多个优化的视频函...

2018-08-27 20:46:26 10507 2

转载 AXI接口介绍

更详细的AXI接口介绍:http://www.cnblogs.com/lkiller/p/4773235.htmlAXI全称Advanced eXtensible Interface,是Xilinx从6系列的FPGA开始引入的一个接口协议,主要描述了主设备和从设备之间的数据传输方式。在ZYNQ中继续使用,版本是AXI4,所以我们经常会看到AXI4.0,ZYNQ内部设备都有AXI接口。其实AXI...

2018-08-27 20:45:17 6811

转载 vivado HLS中指针的处理

指针作为C语言精华,对于软件设计者比较好理解,但是在xilinx vivado HLS高级语言综合的设计中,由于其综合后对应的硬件元素难以用软件的概念解释,常常令程序设计者和VHLS工具使用者头痛。本文采用浅显易懂的描述方式,结合具体的c代码例子,详细描述了常用三种指针的设计类型,以及其作为顶层函数参数时,采用不同的编码风格和HLS约束策略,满足设计者对指针作为RTL接口的需求。1. 基本指针...

2018-08-27 19:38:55 2453 1

翻译 vivado hls 对数组、for循环处理

数组 可以通过resource关键字来决定数组实现方式 可以通过分块、寄存器等方式多维数组: 1、数组的实现数组通常会被综合为memory(RAM,ROM,或者FIFO)。Top-level function中的数组会被综合为RTL ports,与外部的memory进行access。这个在数组的接口中会讨论。 内部的数组会被综合为RAM,LUTRA...

2018-08-26 21:08:03 9123 1

原创 Vivado HLS 接口综合

Vivado HLS中常见的接口类型有:1. ap_none         默认类型,该类型不适用任何I/O转换协议,它用于表示只读的输入信号,对应于HDL中的wire类型。2. ap_stable         只用于输入信号,其具体实现方式仍为ap_none。它用于向Vivado HLS的综合器表明该信号在两次复位之间值是不变的。3. ap_vld在数据端口port...

2018-08-26 19:10:36 7710

翻译 vivado hls 输出监制与格式控制

输出格式控制。主要用于控制如何显示结果同时显示辅助信息。下图是用于理解left、right、internal的功能和区别。 整数的输出控制。bitset(val):将val使用N位二进制格式输出oct:使用八进制格式输出;dec:使用十进制格式输出,缺省情况下为十进制;hex:使用十六进制格式输出。val.to_string(N).c_str():将val按N进制格...

2018-08-26 15:59:10 825

翻译 vivado HLS c平台文件输入测试实例

以下代码为vivado HLS 在进行testbench测试的时候,利用文件读取的方式获取激励的方法 -----------------------------------代码-------------------------------------------------------------------------//-------------------------------...

2018-08-26 15:42:25 2718

原创 vivado HLS学习之数据类型使用

C、C++语言中数据类型为8bit整数倍如: • char (8-bit) • short (16-bit) • int (32-bit) • long long (64-bit) • float (32-bit) • double (64-bit) vivado HLS 的任意精度数据类型:Language Integer Data Type Required Hea...

2018-08-26 14:31:40 8561

C语言考点1.docx

C/C++知识点总结,应聘面试常用,内容很细,有底层有算法,扫除知识盲区。C/C++面试常用

2019-09-18

Verilog实现viterbi 译码

本文提供Verilog的viterbi译码代码,里面包括top顶层模块和testbench测试模块,导入vivado中即可仿真使用。要求使用者熟悉Verilog语言以及viterbi译码原理。具体其他原理资料可以自己了解。

2018-09-21

LTE上行物理层

LTE上行物理层基本知识点,很全很详细,适合入门了解。

2018-08-28

Verilog HDL入门第三版

Verilog 开发入门书籍,适合初学者开发学习。内容齐全。

2018-08-27

深入浅出玩转FPGA-CPLD-部分例程源码.

深入浅出玩转FPGA-CPLD-部分例程源码.详细源码教学,一步步教你学习FPGA与CPLD

2018-04-16

可编程逻辑器件设计

可编程逻辑器件设计,FPGA可编程逻辑器件设计开发教程

2018-04-16

可编程逻辑陈列fpga和cpld

可编程逻辑陈列fpga和cpld,详细开发,注意事项,一步步学习FPGA

2018-04-16

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除