自定义博客皮肤VIP专享

*博客头图：

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览 取消 提交

自定义博客皮肤

-+
上一步保存

u010152144的博客

  • 博客(0)
  • 资源 (2)
  • 收藏
  • 关注
排序：
按最后发布时间
按访问量
RSS订阅

空空如也

匹配滤波器（时域）FPGA下Verilog实现
匹配滤波器时域下FPGA的实现，Xilinx ISE环境，长度是750个采样点，用了三个乘法器，两个async fifo做乒乓结构。代码问题也比较多，可以提供思路抛砖引玉

2018-10-17

88E1111，千兆以太网UDP包发送，Verilog程序
芯片是88E1111，千兆以太网下发送UDP包，Verilog HDL。

2016-10-22

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章？
取消 删除