- 博客(1)
- 资源 (6)
- 收藏
- 关注
转载 编写TESTBENCH---测试--VHDL
<br />首先对TESTBENCH作一个形象一些的比喻吧,它就象是一个面包板(做过电路实验吧),他对外没有任何接口,但它要向要插在他上面的器件提供接口,这样才能正确的插入,还有它必须对插在它上面的器件提供正常的信号。当然在它上面还必须要有这个器件。这时就完成了一个TESTBENCH。应该大概明白了其中的意思了吧。<br /> 好了,根据上面的比喻我们可以非常明确的知道一个TESTBENCH要写一些什么东西,首先它对外无接口,所以它的实体部分是空的。在它上面要有相应的器件,所以在它的结构体中要申
2010-09-25 16:34:00 1237
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人