- 博客(0)
- 资源 (5)
空空如也
vhdl任意整数分频模块
vhdl任意整数分频模块,功能:对输入时钟clock进行F_DIV倍分频后输出clk_out。,--//若分频系数为偶数,则输出时钟占空比为50%;
--//若分频系数为奇数,则输出时钟占空比取决于输入时钟占空比和分
--//频系数(当输入为50%时,输出也是50%)。
2011-05-13
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
2011-05-13
TA创建的收藏夹 TA关注的收藏夹
TA关注的人