qq_41687610的博客

Xilinx 在推出 Virtex-7 FPGA 产品的时候，相应的推出了 Vivado 软件来代替ISE， Vivado 的综合性能比 ISE 有了很大改善， 编译时间减少 50%，内存消耗减少 50%， 如果开发 Virtex-7 系列 及以上FPGA，最好使用 Vivado。

本资源包含sv的英文技术手册和中文开发手册，非常实用；是uvm开发的基础。SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力

包含英文技术手册，及国内实际开发者编写的教程；另外，也会上传system verilog的中文教程，便于理解UVM的开发。通用验证方法学（Universal Verification Methodology, UVM）是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。

The VCU1525 Reconfigurable Acceleration Platform is a peripheral component interconnect express (PCIe®) Gen3 x16 compliant board featuring the Xilinx® Virtex® UltraScale+™ XCVU9P-L2FSGD2104E FPGA. This Xilinx FPGA-based PCIe accelerator board is designed to accelerate compute-intensive applications like machine learning, data analytics, and video processing