- 博客(0)
- 资源 (3)
- 收藏
- 关注
基于verilog的DDS设计
设计一个完整的DDS波形发生器模块,可实现频率、相位可调,三种波形。
(1) 模式控制:正弦波/三角波/矩形波
(2) 频率控制:直接设置频率值
(3) ROM表地址长度2^8=256、数据位宽10位
(4) 分辨率优于1Hz
2019-03-23
基于labview的简易电子钟
本课题要求设计一个数字时钟。通过获取电脑的系统时间,并分离出给数字,在通过布尔显示。数字的显示主要是7个长条的布尔显示组成,原理与7段数码管相似。7段数码管显示不同的数字主要通过其7个布尔不同的真假值控制,将0-9对应的7段布尔显示值依次存入一个数组里,只需提取此数组的不同段即可让其显示不同的值,如显示“0”提取数组的0位,即63,再转化为布尔数值分别赋值给7段布尔显示。
2018-06-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人