自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(16)
  • 资源 (1)
  • 收藏
  • 关注

原创 SystemVerilog中for循环的综合问题

之前一直认为for循环只是为了减少重复代码,实际综合成多个同样的电路。但实际却不是这样的,例如当for循环位于always_comb块外部时,会综合出多个同样的组合逻辑电路;当for循环位于always_comb块内部时,则会根据for循环的执行顺序生成一个组合逻辑电路。而我们知道,在always块内部对同一个信号端口进行多次赋值,编译器只对最后一次赋值进行综合,忽略前面的赋值。这个技巧可以用来构建具有。固定优先级的总线仲裁。

2023-03-09 23:19:17 753 4

原创 FPGA练习题记录

FPGA练习题

2022-09-06 01:22:38 420

原创 CRC校验的verilog实现

CRC校验

2022-08-17 23:38:10 1703

原创 VScode编辑verilog/SystemVerilog + iverilog编译仿真 + GTKWave显示波形

quartus II + modesim的仿真流程太过繁琐,每次修改代码都要重新编译,重新打开modesim仿真十分花时间,了解到iverilog+GTKWave的仿真方法后觉得非常快速便捷,并结合VScode编辑,做个小结、

2022-08-17 01:23:43 4696 4

原创 错题记录本

错题记录

2022-07-17 19:51:24 2108 3

转载 时钟门控电路

时钟门控电路

2022-07-17 18:09:39 1163

原创 Round Robin 总线轮询仲裁器

参考

2022-07-16 15:44:36 508

原创 跨时钟域数据处理

参考https//www.cnblogs.com/lyc-seu/p/12441366.html。

2022-07-15 21:07:42 107

原创 五级流水线结构CPU中的数据相关问题

流水线中经常有一些被称为"相关"的情况发生,它使得指令序列中下一条指令无法按照设计的时钟周期执行,这些“相关”会降低流水线的性能。流水线中的相关分为以下三种类型:流水线数据相关又分为:如下图是实现逻辑或操作的简单五级流水线各模块连接图,从下图可以看出只有在回写阶段才会写入数据到寄存器中。...

2022-06-14 20:05:54 1940

原创 SystemVerilog学习笔记(可综合部分)(二)

书接上文…15.RTL编程SystemVerilog比传统Verilog增加了许多重要的编程功能。这些增强的目的有三个:1.能够用更少的代码行建模更多的功能2.降低设计中出现功能错误的风险3.帮助确保仿真和综合以相同的方式解释设计功能。15.1 过程块(always block)在传统的Verilog中,过程始终块用于建模组合逻辑、锁存逻辑和顺序逻辑。综合和仿真工具无法知道工程师打算表示哪种类型的逻辑。相反,这些工具只能解释过程块中的代码,然后“推断”,这是一种很好的表达“猜测”工程师意图

2022-05-29 23:51:41 723

原创 SystemVerilog学习笔记(可综合的部分)(一)

1. Verilog-1995的数据类型         Verilog-1995有两种基本数据类型:变量(variables) 和 网络(nets),包含4个状态值:0,1,Z,X。变量(variables)的几种类型1.无符号单bit或多bit变量 — reg [7:0] sum2.有符号32bit — integer i3.无符号64bit — time t4.浮点数 — real r&nb

2022-05-28 12:55:59 2850

原创 FPGA实现VGA接口——保存图片至ROM/RAM显示(以及一些坑的梳理)

实验描述:使用altera芯片FPGA实现VGA接口图像显示,将图片保存在ROM/RAM中,实现静态图片的显示。这里主要记录自己在调试过程中遇到的一些坑,希望可以让看到的人少走一点弯路,当然,也会附上我的全部代码,供大家参考。本项目参考了其他博主的文章,再次感谢他们的帮助。http://dengkanwen.com/70.htmlhttp://t.csdn.cn/7ykBT过程描述首先,附上全部各个模块的代码//VGA彩条显示 //端口定义 module vga_colorbar

2022-03-19 17:29:49 5251 10

原创 C# VS中pictureBox控件支持的图像格式

项目Value电脑$1600手机$12导管$1Column 1Column 2centered 文本居中right-aligned 文本居右Delphi | 微软| 说明PixelAlpha |Alpha |像素数据包含没有进行过自左乘的 alpha 值。|PixelCanonical |Canonical |默认像素格式,每像素 32 位。此格式指定 24 位颜色深度和一个 8 位 alpha 通道。Pixel

2022-02-04 22:14:38 931

原创 Verilog中always块中对一个变量两次赋值的问题

Verilog 中always块组合逻辑中“非阻塞赋值”语句执行顺序按照所学,always块中使用非阻塞赋值,在块结束时一起赋值,是一种“并行” 的执行顺序,但是如果always块中存在case、if…else等,在其内部和外部同时对同一reg进行赋值操作,那么会发生什么呢============================================================================可以看出,不同的顺序,结果是由最后一次赋值决定的,其他测试也一样,只要有两次对同

2022-01-30 20:40:51 6700 5

原创 FPAG学习笔记——I2C接口实现

I2C总线介绍  I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。  主器件用于启动总线传送数据,并产生时钟以开放传送的器件,此时任何被寻址的器件均被认为是从器件.在总线上主和从、发和收的关系不是恒定的,而取决于此时数据传送方向。如果主机要发送数据给从器件,则主机首先寻址从器件,然后主动发送数据至从器件,最后由主机终止数据传送;如果主机要接收从器件的数据,首先由主器件寻址从器件.然后主机接收从器件发送的数据,最后由主机终止接收过

2021-11-09 23:46:19 5129

原创 atmega168P烧写bootloader

atmega168P烧写bootloader烧写bootloader的方法大体分为两种:方法一:使用Arduino IDE烧写中文教程使用另一块arduino给我们对Markdown编辑器进行了一些功能拓展与语法支持,除了标准的Markdown编辑器功能,我们增加了如下几点新功能,帮助你用它写博客:全新的界面设计 ,将会带来全新的写作体验;在创作中心设置你喜爱的代码高亮样式,Markdown 将代码片显示选择的高亮样式 进行展示;增加了 图片拖拽 功能,你可以将本地的图片直接拖拽到编辑区域

2020-09-28 19:37:54 4244 1

LabView编写的串口绘图器

LabView编写的串口绘图器,可读可写,开源可修改啊,需要labview环境

2018-08-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除