辰源电子

该工程主要实现STM32控制器内部DAC(PA4引脚)输出工程演示，在开发板上已运行通过，

在FPGA上实现用数码管计数的实验，初学者很好的例子。

基于FPGA的简单VGA接口驱动，代码用Verilog，经验证测试好用。

使用FPGA读写EEPROM，经验证测试好用。

EXP06 的NIOSII CPU中使用了 SRAM和FLASH程序在SRAM中运行。固件固化方式和EXP03一样。 FPGA程序固化到EPCS4，NIOSII程序固化到FLASH中。程序控制三个管脚输出脉冲。

EXP06 的NIOSII CPU中使用了SRAM和FLASH程序在SRAM中运行。固件固化方式和EXP03一样。 FPGA程序固化到EPCS4，NIOSII程序固化到FLASH中。程序控制三个管脚输出脉冲。

基于FPGA的AD7266设计，硬件描述语言Verilog。

1. create a new project from within Foundation 2. unzip the FFT design files into the newly created project directory 3. Open the VHDL file 'fftwrap.vhd' in the Foundation HLD editor 4. In the HDL editor create a schematic macro symbol by selecting 'Create Macro' under the 'Project' menu- bar option. This will create a symbol that can be used in the Foundation schematic design flow. 5. Start the Foundation schematic editor. 6. Running Create Macro in step 4, generated a symbol called 'fftwrap' - this should now be available in the component library in Foundation. This symbol is associated with the fftwrap .vhd file, which in turn instantiates xfft1024.ngo. Insert this symbol in to your schematic. The symbol properties for 'fftwrap' should be: $BUSDELIMITER =< $DEF=VHDL $FILE=FFTWRAP.VHD 7. Carefully follow the datsheet to interface the FFT Core to the rest of your design. Particular attention must be paid to the databus and address bus registering in the device IOB's.

基于FPGA的RS232串口通信程序，Verilog程序带FIFO，带testbench程序。

Verilog写的串口通讯 实现PC与FPGA的串口通信，按键数码管显示。

cvsnt配置说明： 1、开始安装必要时禁止其防火墙（杀毒软件）； 2、一直选择Next，在选择安装类型时选择全部安装（Full） 3、安装完成之后开始运行CMD，输入cvs -v检查其安装版本即是否安装成功； 4、设置环境变量： cvs -d :pserver:[email protected]:C:\CVSROOT 5、在其安装成功之后开始设置（严格执行其设置格式）： set cvsroot=:pserver:[email protected]:C:\CVSROOT 端口协议\用户名\当前IP 6、登录cvs: cvs login 7、输入密码： passwd OK登录成功 测试配置已通过，若有问题请联系QQ：1131772059