- 博客(0)
- 资源 (1)
- 收藏
- 关注
MIPS流水线CPU设计(武汉大学计算机学院专用)
本文围绕着指令执行过程中需经历的五个阶段,详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括:取指令阶段IF,指令译码阶段ID,指令执行阶段EXE,存储器读写阶段MEM,寄存器写回阶段WB。相关模块包括:程序存储器imem,控制单元controller,寄存器堆regfile,算术逻辑单元alu,数据存储器dmem。在完成了CPU的整体逻辑设计后,通过Modelsim仿真软件在所设计的CPU上运行了测试程序,测试输出波形表明了处理器逻辑设计的正确性。
2018-06-22
xv6中,系统调用switchkvm()函数切换页表后,对GDTR中低地址的疑问
2022-08-30
TA创建的收藏夹 TA关注的收藏夹
TA关注的人