CRC-32并行32bit实现
本文是基于CRC-32串行电路基础上改进的CRC-32并行实现,采取32bit并行输入的verilog实现
基于FPGA三速以太网的实现(UDP通信)
本代码是基于Altera Arria ii ep2agx65芯片实现的100M/1000M网代码,主要完成fpga向PC的UDP发送实现(verilog)
BCH中钱搜索模块实现(纠错t=24)
本代码是基于verilog实现的钱搜索模块,可以纠错24bit,是BCH中的第三个关键步骤的实现,其中包括14位伽罗华域乘法器的实现
基于matlab的改进的lzw的算法实现
本改进的LZW是基于普通的LZW实现的,具有更简洁 且高效的字典设计,是利用matlab验证的具体实现
基于fpga实现I2C协议的verilog模块以及测试代码
本资料是基于fpga实现I2C协议的实现主体代码,并且详细介绍了I2C协议的原理以及基于fpga实现的基本思想
PCB画板硬件设计资料
比较好的电路后端设计资料,比较好的PCB制版,希望大家可以学习一下,比较好的资料,