lixiuhan的博客

用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入，按列读出的方法实现。主要包括：信源信号产生（20位的m序列），交织器，解交织器。为实现流水线的操作，采用了两个交织器和两个解交织器，当一个写入数据的时候，另一个读出数据

用vhdl代码描述的通信系统仿真程序。包括信源（20位m序列），crc编码（采用查表法计算crc），加噪（用22位m序列产生稀疏的1，然后和编码后的数据异或），crc解码，数据串行输出。

对Verilog语言的语法做了详细介绍，最后一章给出了实例程序