jjcc654321-CSDN博客

转载高速PCB的终端端接

在高速数字电路系统中，传输线上阻抗不匹配会造成信号反射，并出现过冲、下冲和振铃等信号畸变，而当传输线的时延TD大于信号上升时间RT的20％时，反射的影响就不能忽视了，不然将带来信号完整性问题。减小反射的方法为；根据传输线的特性阻抗在其驱动端串联电阻使源阻抗与传输线阻抗匹配，或者在接收端并联电阻使负载阻抗与传输线阻抗匹配，从而使源反射系数或者负载反射系数为零。常用的端接方式为：串联端接、简单的并联端接、戴维宁端接、RC网络端接和二极管端接等，如图所示。下面将分别对这几种端接方式进行分析：（1）串联

2010-06-08 23:33:00 1016

转载 Allegro异形焊盘制作

一般不规则的焊盘称为异型焊盘，典型的有金手指、大型的器件焊盘或者是板子上需要添加特殊形状的铜箔（可以制作一个特殊封装代替）。　　打开Allegro，新建一个Shape封装，命名后点击Browse（注意一定要保存在图2 所示的路径或者保存在其他的路径然后修改图2 的路径）。 http://hi.csdn.net/attachment/201006/8/0_1275987016yY2z.gif http://hi.csdn.net/attachment/201006/8/0_127598702

2010-06-08 17:03:00 4118 1

原创 Cadence手工创建PCB元件

1：启动Allegro，选择file-->new-->Package symbol，选择保存路径为“psmpath”所设置的路径；2：选择setup-->design parameter editor-->design，设置与器件封装相合适的数据；选择setup-->grids设置合适的栅格；3：放置焊盘，选择layout-->pins，点击控制窗中的【options】面板，选择适合的焊盘（第一个引脚的焊盘多设置为方形或长方形）；【Qty】表示x或y方向需要放置焊盘的数量；【spacing】表示相邻焊盘

2010-06-08 00:36:00 2257 1

ds18b20 c文件

ds18b20ds18b20ds18b20ds18b20ds18b20ds18b20ds18b20ds18b20ds18b20ds18b20ds18b20ds18b20ds18b20

2009-10-30

TNY274 PDF

TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274TNY274

2009-10-19