hy695831798的博客

设计要求： 1） 查阅UART的相关资料，了解UART的基本工作原理及时序； 2） 用Verilog实现UART发送模块、接收模块以及波特率发生模块的RTL设计； 3） 假定系统工作频率为25MHz，波特率为9600bps； 4） 使用ModleSim进行功能仿真，并用综合工具进行电路综合； 5） 在此基础上实现奇/偶校验功能，且奇/偶校验可配置；并实现支持115200bps以下的波特率自适应，自适应过程如下： a. 复位后，UART首先接收输入，不断自动调整波特率，直到以一定波特率正确连续接收到3个bytes的0x55； b. 接着UART以此波特率连续发送3个bytes 0xaa； c. 之后两端以此波特率进行通信； d. 波特率自适应只在电路复位后进行一次，如欲再次自适应波特率应对电路再次复位； e. 波特率自适应过程中不能对UART的波特率作任何设置，自适应完成后可以对波特率作设置。

matlab射击问题(直瞄武器的射击命中概率问题)课设源代码以及课设报告，一应俱全，可以直接运行，界面美观，验收时高手通过，10分绝对值。。

verilog编程实现的数字钟，里面有详尽的注释，整个工程直接打包，里面有波形图仿真，程序代码.v文件，可以直接下载到FPGA上运行显示，是电子线路测试实验的验收程序，扩展功能 任意闹钟（手动设置时间） 12小时/24小时切换 自动报整点时数（几点响/亮几下）。 基本功能 以数字形式显示时、分； 秒的用LED小时； 能手动校时、校分

matlab仿真，单列多服务台排队系统，有源代码，有截图，可以直接运行~~

里面的群控电梯matlab仿真实现，有详细的解析，下载可以直接运行

数据结构赫夫曼树，数据结构试验需要上交的一个实验

数据结构中关于迷宫的算法实现，是大学数据结构中要上交的一个实验~