hkdtao-CSDN博客

原创 CPLD或FPGA组合逻辑实现IO管脚扩展

CPLD FPGA 接口扩展数字IO 矩阵

2023-12-02 14:56:37 576

原创基于LTC1759的电池充电管理方案

电池电源充电 LTC1759 电路

2023-11-15 15:34:33 61

原创 FPGA 实现1553总线接口

FPGA 实现1553总线接口数字式时分制指令/响应性多路传输数据总线MIL-STD-1553B,总线为半双工传输方式，在总线上传输的数据码应是曼切斯特II型双电平码，逻辑1为双极编码信号1/0，逻辑0为双极编码信号0/1，过零跳变发生在每一位时的中点。总线传输时钟是1MHZ,传输速率1Mb/s,传输内容分为指令字，数据字，状态字，字长为16位加同步头奇偶校验位总共20位，同步头占3位，有

2014-09-05 15:54:43 2453

原创 RGB数字信号VESA标准时序verilog设计

RGB数字信号VESA标准时序verilog设计RGB数字信号输出时序有严格标准，产生正确的时序信号可以为输出接口DVI VGA cameralink等视频图像接口芯片链接，实现图像视频源及播放等功能。这部分设计重点在于理解RGB时序标准，了解图像传输和显示原理，熟悉分辨率，刷新频率，像素时钟，行、场同步信号，数据传输使能，RGB数据位。详细的时序介绍如VESA时序规范标准，如图一所示

2014-09-05 15:53:37 6204

原创 FPGA 429 接口设计

429通信 FPGA接口设计429总线协议标准规定了航空电子设备及有关系统间的数字信息传输要求，ARINC429总线结构简单，性能稳定，抗干扰性强，最大优势在于可靠性高，飞机上的429数据总线，用在系统和设备之间传送上千种不同类型的参数，如航向，真空速，马赫数，高度等。429总线单向传输，传输速度分高低速，高速模式速率是100Kb/s,低速模式速率应用在12-14.5Kb/s（本次设计低速

2014-09-05 15:49:31 5886 5

原创 FPGA DDR2接口设计

DDR2接口主要实现用户数据和实际物理接口之间的连接，实现对大容量数据进行高速缓存。处理高低速传输问题。首先要了解DDR2工作原理，熟悉所连接的内存颗粒说明书了解适用范围，产生适合硬件的DDR2 IP核源文件，查阅DOC下的内核说明书，了解内核内容结构，然后做出相应的改动，如时钟匹配，需匹配为生成核时工作时钟，针对用户的接口除了时钟之外，主要有三部分接口组成，它们分别是地址命令产生器，写数据F

2014-09-05 15:48:14 5505