自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(0)
  • 资源 (18)
  • 收藏
  • 关注

空空如也

CAN总线知识-JCS-2022-09-25.pptx

CAN总线知识-JCS_2022-09-25.pptx CAN知识培训 CAN(CANFD)LIN MOST FlexRay 车载以太网 ISO11898 和 11519-2 物理层的主要不同点 CAN采样点 CAN数据链路介绍 • 数据帧:用于发送单元向接收单元传送数据的帧。 • 遥控帧:用于接收单元向具有相同 ID 的发送单元请求数据的帧。 • 错误帧:用于当检测出错误时向其它单元通知错误的帧。 • 过载帧:用于接收单元通知其尚未做好接收准备的帧。 • 帧间隔:用于将数据帧及遥控帧与前面的帧分离开来的帧。 (1) 帧起始:表示数据帧开始的段。 (2) 仲裁段:表示该帧优先级的段。 (3) 控制段:表示数据的字节数及保留位的段。 (4) 数据段:数据的内容,可发送 0~8 个字节的数据。 (5) CRC 段:检查帧的传输错误的段。 (6) ACK 段:表示确认正常接收的段。 (7) 帧结束:表示数据帧结束的段。

2023-07-05

Quectel-AG35-车规级模块产品规格书-V1.6

Quectel_AG35_车规级模块产品规格书_V1.6

2023-07-05

移远Quectel-EC200D-CN-硬件设计手册-V1.1

Quectel_EC200D-CN_LTE_Standard_模块产品规格书_V1.2 Quectel_EC200D-CN_硬件设计手册_V1.1

2023-07-05

移远Quectel-EC800M-CN Hardware

Quectel_EC200M-CN&EC200N-CN&EC200S-CN_兼容设计手册_V1.0.0_Preliminary_20220905.pdf' Quectel_EC800M-CN_2D_Dimensions_V1.0.zip Quectel_EC800M-CN_3D_Dimensions_V1.0.zip Quectel_EC800M-CN_Footprint&Part_V1.1.zip' Quectel_EC800M-CN_Hardware_Design_V1.0.pdf Quectel_EC800M-CN_Reference_Design_V1.1.pdf Quectel_EC800M-CN_硬件设计手册_V1.2.pdf

2023-07-05

移远Quectel-EC800M-CN-LTE-Standard-模块产品规格书-V1.1

移远Quectel_EC800M-CN_LTE_Standard_模块产品规格书_V1.1

2023-07-05

移远 Quectel-EC800M-CN-LTE-Standard-模块产品介绍-V1.1

Quectel_EC800M-CN_LTE_Standard_模块产品介绍_V1.1

2023-07-05

AES128/192/256 C语言实现AES加密/解密,实测可用

aes.c aes.h test.c 本人实测可以使用,基于C的AES算法代码,希望能帮到有需要的。以下是相关模式调用的函数。 void AES_init_ctx(struct AES_ctx* ctx, const uint8_t* key); void AES_init_ctx_iv(struct AES_ctx* ctx, const uint8_t* key, const uint8_t* iv); void AES_ctx_set_iv(struct AES_ctx* ctx, const uint8_t* iv); void AES_ECB_encrypt(const struct AES_ctx* ctx, uint8_t* buf); void AES_ECB_decrypt(const struct AES_ctx* ctx, uint8_t* buf); void AES_CBC_encrypt_buffer(struct AES_ctx* ctx, uint8_t* buf, uint32_t length); void AES_CBC_decrypt_buffer(struct AES_ctx* ctx, uint8_t* buf, uint32_t length); void AES_CTR_xcrypt_buffer(struct AES_ctx* ctx, uint8_t* buf, uint32_t length);

2020-08-04

J1939DA.xls

Description:Covers all of the SPNs, PGNs, and other J1939 data in a spreadsheet format which can be searched, sorted, and easily converted to other formats.

2019-06-28

Keil官方开发板原理图mcb4300v1-3-schematics.pdf \LPC43xx\LPC4337\LPC4357

Keil官方开发板原理图mcb4300v1-3-schematics LPC4357 LPC4337 LPC43xx

2019-06-27

RTL8152 8153 烧录工具WIN_USB_PGTOOL_v2.0.3.zip

RTL8152 8153 烧录工具WIN_USB_PGTOOL_v2.0.3 RTL8152/RTL8153 PGTOOL RTL8152 烧录工具 MAC地址烧录

2019-06-27

CortexM0_LPC1100 UART0例程

RS_485 UART_INT UART_MODEM UART_Query

2013-08-14

TinyM0原理图与器件封装库

【TinyM0硬件资料】TinyM0原理图与器件封装库

2013-08-14

LPC11Cxx CANopen 组网实验

LPC11Cxx CANopen 组网实验 1.1 CAN The Controller Area Network (CAN) is a serial, asynchronous, multi -master communication protocol for connecting electronic control modules, sensors and actuators in automotive and industrial applications. Important features of CAN are: • Very good signal integrity due to differential signaling. • Collision and error detection and re- transmission pos sibilities. • Multiple masters can exist within one network, allowing intelligent and redundant systems. A CAN frame exists of 11 identifier bits and 8 data bytes. CAN does not specify the meaning of these identifier bits, nor the meaning of the data bytes. A high - level protocol is necessary for this. 1.2 CANopen CANopen is a type of high - level protocol for CAN bus , suitable for embedded networks. It is built on top of CAL, using a subset of CAL services and communication protocols. I t provides an implementation of a distributed control system using the services and protocols of CAL. The central concept in CANopen is the d evice Object Dictionary (OD) . For every node in the network there exists an OD. The OD contains all parameters describing the device and its network behavior . The OD is an ordered grouping of objects; each object is addressed using a 16 -bit index. To allow individual elements of structures of data to be accessed, an 8- bit sub - index has been defined as well. Fig 1 shows the general layout of CANopen OD.

2013-08-14

LPC111x-LPC11Cxx简体中文用户手册(NXP官方)

简介 基于 ARM Cortex-M0 的 LPC111x/LPC11Cxx系列微控制器是低功耗,32 位微控制器家族中 的一员,面向 8、16 位微处理应用,具有高性能,低功耗,简单指令集,统一编址寻址等 优点,而 且,相对于现在市场上存在的 8/16 位架构来说,它有效的降低了代码长度。 LPC111x/LPC11Cxx 系列微控制器的工作频率可高达 50MHZ。 LPC111x/LPC11Cxx 系列微控制器加入的外围组件包括:高达 32KB 的 flash 存储器,8KB 的数据存储器 , 一个增强快速模式 (FM+)I2C 接口, 一个 RS-485/EIA-485 标准的通用异 步串行收发 器,两个具有 SSP 特性的 SPI 接口,四个通用定时器,一个 10 位 ADC 和 42 个 GPIO 引脚。 片上 C_CAN 驱动器和闪存的系统编程工具通过C_CAN 连接在 LPC11Cxx 里,此外 LPC11C2x 还包含一个一个片上 CAN 收发器。

2013-08-14

TinyM0 系列开发套件快速入门

TinyM0 系列开发套件快速入门 LPC11XX

2013-08-14

Cortex-M3内核手册

Cortex-M3+内核技术参考手册 Cortex-M3内核手册

2013-08-14

SIM800W(For M2M)_硬件设计手册

SIM800W(For M2M)_硬件设计手册

2012-05-14

LPC2478,

LPC2400, LPC2458, LPC2420, LPC2460, LPC2468, LPC2470, LPC2478, ARM, ARM7, 32-bit, Single-chip, External memory interface, USB 2.0, Device, Host, OTG, Ethernet, CAN, I2S, I2C, SPI, UART, PWM, IRC, Microcontroller

2011-07-01

H-JTAG基本使用.pdf

H-JTAG基本使用.pdfH-JTAG基本使用.pdf

2011-06-21

TFT-4238-T液晶屏原理图.pdf

TFT-4238-T液晶屏原理图.pdf TFT-4238-T液晶屏原理图.pdf

2011-06-21

开发板原理图 SmartARM2400核心板.pdf

开发板原理图 SmartARM2400核心板.pdf 你懂得!!!

2011-06-21

开发板原理图 SmartARM2400 底板

开发板原理图\SmartARM2400 底板 你懂得!!

2011-06-21

LPC2400入门_以SmartARM2400为例.pdf

SmartARM2400 工控开发平台是一款功能强大的 32 位 ARM 工控开发平台,核心板采 用了 NXP 公司的 LPC2400 系列 ARM,具有 JTAG调试等功能。 精心设计的 SmartARM2400 开发平台提供多达 4 个串口、IrDA 接口、STN和 TFT 液晶 接口、USB Host 和 USB OTG 接口、USB Device 接口、2 个带电气隔离 CAN-bus 接口、 SD/MMC 卡接口、MODEM 接口、以太网接口等,满足各种应用要求。提供多种免费商业 化软件包及详尽的开发文档,加快用户产品开发进度

2011-06-21

NXP Semiconductors designed the LPC2478 microcontroller

NXP Semiconductors designed the LPC2478 microcontroller, powered by the ARM7TDMI-S core, to be a highly integrated microcontroller for a wide range of applications that require advanced communications and high quality graphic displays. The LPC2478 microcontroller has 512 kB of on-chip high-speed flash memory. This flash memory includes a special 128-bit wide memory interface and accelerator architecture that enables the CPU to execute sequential instructions from flash memory at the maximum 72 MHz system clock rate. This feature is available only on the LPC2000 ARM microcontroller family of products. The LPC2478, with real-time debug interfaces that include both JTAG and embedded trace, can execute both 32-bit ARM and 16-bit Thumb instructions.

2011-06-21

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除