- 博客(0)
- 资源 (5)
空空如也
Design_for_EMC_Rule_Specification-REV1.0-_0818[1]
EMC设计总结参考
1 范围
2 DFE 规则
2.1 DFE 规则表格定義
2.2 DFE 规则
. 串扰规则
CR1.1 – 时鍾信号线串扰到I/O 信号线
CR1.2 –时鍾信号线串扰到ESD 敏感信号线
CR1.3 –时鍾信号线串扰到其他信号线
CR2.1 – 高速信号线串扰到I/O 信号线
CR2.2 – 高速信号线串扰到ESD 敏感信号线
CR 3 - 时鍾信号线串扰到走线层的铜箔
CR 4 - I/O 信号线串扰到ESD 敏感线
去耦合規則
D1.1-连接到芯片的不理想的去耦合走线
D1.2-连接到时钟发生器的不理想的去耦合走线
D2-时钟发生器的去耦合线路的不理想走法
D3-電容到電源連接器的距離太遠
D4-電源連接器上的去耦合電容走線不理想
總體走線規則
GR1 时钟信号线上没有端结电阻
GR2- 时钟线上的Via 过多
GR3 时钟信号外部走线
2014-06-25
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人