- 博客(24)
- 收藏
- 关注
原创 如何使用GVIM verilog automatic插件实现自动例化
1. 使用ctags_gen生成tags文件。3. 点击 verilog--->AutoInst。
2024-02-08 01:07:15 719
原创 gvim杂碎记录
1. 鼠标点到需要搜的那个字符上,按shift+8,就会自动搜索。:/xxx 向下搜索xxx。xxx 向上搜索xxx。3. 按n:向下搜索。
2024-02-06 13:25:32 374
原创 Boost开关电源的建模(一)
然后,我们就发现如果是直流量的话,这个模型就是一个理想的变压器模型。从上式中可以看到,V1是受控于V2,i2是受控于i1的。当Q1截止时,电容C处于充电状态,其一个周期内积分和为0。通过比对上面这个式子,我们可以明显发现,加入扰动后,V1增加了扰动项dV2;因此,在直流模型中,电感为短路状态,电容为开路状态。注意,电感在Q1打开前后,两端电压会换向,其积分和为0。我们将这个理想变压器模型代入到最初的Boost模型中去。当Q1导通时,i2为0,V1为0;当Q1关断时,i2=i1,V1=V2。
2023-11-21 23:20:31 207
原创 simics安装solaris9,成功运行memory compiler
simics安装solaris9,成功运行memory compiler
2022-04-23 11:23:41 2235 2
转载 [转载]微电子新手入门之Cadence常用操作——Cadence将版图导入到ADS中
[转载]微电子新手入门之Cadence常用操作——Cadence将版图导入到ADS中
2022-04-16 21:42:11 3481
原创 check_library报错
解决Error: The check_library command failed to run. Check the installation of Library Compiler. (LCSH-3)问题
2022-04-10 09:35:37 2434 3
原创 vivado:debug状态下无法抓取数据。(已解决)
这两天搞一个小项目,里面用到了SPI,时钟频率很低,我就设置了10MHz。结果,我在VC707的板子上跑。崩溃呀,跑都跑通了,但是用debug,怎么也抓取不到波形。一度怀疑是vivado 2017.4又存在重大bug。然后,仔细看了看他的报错内容。说我的设计与器件不匹配dismatch。。。然后建议我三点。留意到第三点的时候,我发现有问题了。第三点是说:建议我把ila模块时钟调整到超过JTAG...
2018-08-05 09:02:36 5789
GVIM verilog插件,automatic改进版!
2024-02-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人