- 博客(5)
- 收藏
- 关注
RSS订阅原创 vivado 2019.1 仿真 闪退
先说解决办法，更改环境变量的系统缓存目录，改到一个大的盘里。原因：波形数据太多了，原来的缓存满了，C盘爆了。今天做仿真，前几次仿真还挺顺利，后面老是刚开仿真就闪退，但是监控CPU和内存没有发现什么问题。尝试重启电脑，并不是很顺利，开机键老是闪黄灯。彻底断电重启，进入桌面，钉钉提示C盘空间不足。。。觉得这和vivado闪退有点关系。找来找去找到了AppData\Local\Temp，发现xilwvdat文件类型的文件，超大，几十G，名字也是vivado正在进行的工程。这应该是仿真时暂存的文件。彻底删除
2020-06-05 16:29:13
6550
3
原创 library loader v2.46制作封装
现在一些电子元器件贸易商都有提供封装了，很棒，省的自己画了。国内的立创商城可以建立altium designer的PCB，再用allegro导入pcb、导出封装，挺方便的。但要注意，立创的封装都是立创员工画出来的，有可能会出错，最好自己检查一遍。我就查出来过一次，反馈给立创，很快就纠正了。贸泽上也有这个服务，用的是library loader这个小软件实现的。初始不会用，搞了很久才通，记录下。...
2020-03-10 10:44:41
4567
2
原创 zynq linux下交叉编译u-boot 基于ubuntu2018.4+SDK 2019.1
试着用当前差不多最新环境编译u-boot。硬件：zedboard软件：ubuntu18.04，xilinx SDK 2019.1参考博客：https://blog.csdn.net/qq_16184883/article/details/86697206没有自己安装交叉编译工具链，采用上面这位博主的方法，安装SDK，然后用SDK安装好的工具链来编译。1.SDK的安装官...
2019-09-24 15:53:35
1201
原创 allegro封装引脚无序号
allegro的封装引脚序号各种原因有时会没了重新添加引脚序号的办法是，1.add-text2.在options选项卡，选择package geometry-pin number3.下面的command栏会提示选取一个元素，这时单击需要恢复pin number的引脚.4. 根据提示pick text location，在合适的位置放置pin number...
2019-08-07 14:01:53
3109
1
原创 ZYNQ ADAU1761裸机音频驱动调试
用zedboard板上的ADAU1761采集音频数据，基于vivado的bsp裸机开发。软件环境：vivado2015.4，系统自带BSP，arm核自带iic接口，不用axi_iic。硬件环境：zedboard rev.d，希科电子问题一：I2C无法写入1.ADAU1761需要先提供一个MCLK，zedboard上这个MCLK由PL提供。所以可以例化一个PLL。目前MCLK是24M...
2019-07-30 13:49:53
1821
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人