Tony_MPF-CSDN博客

转载 system verilog总结（转）

Systemverilog 数据类型l 合并数组和非合并数组1）合并数组：存储方式是连续的，中间没有闲置空间。例如，32bit的寄存器，可以看成是4个8bit的数据，或者也可以看成是1个32bit的数据。表示方法：数组大小和位，必须在变量名前指定，数组大小必须是【msb：lsb】Bit[3:0] [7:0] bytes ；2）二维数组和合并数组识别...

2018-07-03 16:37:45 5566

转载单片机 FPGA DSP

转载：这里写链接内容这么说吧，ASIC原本就是专门为某一项功能开发的专用集成芯片，比如你看摄像头里面的芯片，小小的一片，集成度很低，成本很低，可是够用了。一个山寨摄像头卖才卖30块，买一片ARM多少钱？后来ASIC发展了一些，称为半定制专用集成电路，相对来说更接近FPGA，甚至在某些地方，ASIC就是个大概念，FPGA属于ASIC之下的一部分。FPGA基本就是高端的CPLD，两者非常接近。我现在

2017-01-05 20:48:05 501

转载 simulink(转载)

1.用simlink画的图，在示波器中显示，如何复制到word中（1）告诉你一个办法，在加上示波器的地方加上to workspace改为array,在主窗口中plot。（2）直接抓过去也行吧，Edit下有copy model选项。2.terminator的用法：终止未连接的输出端口使用Terminator模块去盖住不与其他模块连接的模块的输出。执行仿真时如果有不与输出相连的模块，simulink

2016-11-25 10:40:44 4302

翻译原码反码补码

在计算机系统中，数值一律用补码来表示和存储。优点： 1 使用补码可以将符号位和数值域统一处理。 2 加法和减法可以统一处理。整数补码：正数的补码是其二进制表示，与原码相同。负数的补码是将其对应的正二进制表示的所有位取反（包括符号位，0变1,1变0）后加1. [+0]补=[+0]反=[+0]原=00000000已知一个数的补码，求原码的操作其实就是对该补码再求补码： ⑴如果补码的

2016-09-28 22:23:03 589

转载模拟频率、数字频率、模拟角频率

概念：模拟频率f：每秒经历多少个周期，单位Hz，即1/s；模拟角频率Ω：每秒经历多少弧度，单位rad/s；数字频率w：每个采样点间隔之间的弧度，单位rad。表达式：模拟频率f： cos(2pi*f*t) 模拟角频率Ω： cos(Ω*t); 数字频率w： cos(w*n)=cos(Ω*n*T) [T为采样间隔时间]。关系： Ω=2pi*f； w =Ω*T

2016-08-23 16:20:34 1646

原创关于UART的学习与应用

1 最近看的FIFO总结一下。 2 因为项目需要，近期需要将UART提上日程。

2016-03-09 10:08:34 492

原创关于学习

最近学习的效率很差，收到了师兄的批评，哎，虽然很气馁，但是师兄说的很对，自己确实是应该抓紧了！反复思考，自己想出了以下几点：1 **对于遇到的问题，要努力自己去解决问题，而不是一直去依靠别人！**2 学习应该是有自己的主见，不应该因外部原因而打乱自己的计划，要有目标，有计划的学习，及时规划，及时反思。3 无论是看什么东西，要尽量吃透，看懂，而不是模棱两可。抓紧了小兄弟！加油！

2015-11-30 22:31:11 349

转载【转】后期学习规范

1.规范很重要工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘了，更不要说检错了；如果一个项目做了一半一个人走了，接班的估计得从头开始设计；如果需要在原来的版本基础上增加新功能，很可能也得从头来过，很难做到设计的可重用性。在逻

2015-11-24 15:53:06 452

原创近期遇到的一些问题及解决方法（11-24）

1 关于例化的问题，在IP核的例化中，在IP核设置的界面对于各个管脚是大写显示的，但是在例化程序中务必要小写，否则会报错“cannot find this port in this module”，被这个小问题困扰了挺长时间。2 关于DDS核的补充在上一篇博文。3 Verilog的学习要减缓了，中心放在考试复习上面。

2015-11-24 15:25:12 613

原创 Xiinx中关于DDS IP核的学习

1 [http://blog.csdn.net/yundanfengqing_nuc/article/details/45058915] 感谢yundanfengqing_nuc的博文。此链接中，有对IP核设置的基本描述，包括各参数的定义，输出频率，频率分辨率，相位增量，三个基本参数的描述和公式解释，之后给出一个实例。但是只给出了一种模式，而且对SFDR等只是直接给出，但是并未解释，已经向楼

2015-11-21 16:03:33 15978 4

题记：这个笔记不是特权同学自己整理的，特权同学只是对这个笔记做了一下完善，也忘了是从那DOWNLOAD来的，首先对整理者表示感谢。这些知识点确实都很实用，这些设计思想或者也可以说是经验吧，是很值得每一个有志于FPGA/CPLD方面发展的工程师学习的。1、硬件设计基本原则(1)、速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面

2015-11-21 13:24:21 2818

原创第一次写博客，《FPGA学习笔记》

学习FPGA已经有半年了，但是效果不是很明显，主要在与自己没有很大的压力，没有明确的目标，致使仔细学习效率低下，不行！！以后要坚持写自己的博客，对于学习内容要记录，要坚持完成。之前的计划： 1 入门Verilog ，完成LED流水灯的程序。（已完成） 2 自己尝试读写ROM的基本控制（IP核）。（已完成） 3 UART的程序设计，此处参考网上例程，基本看懂，但是由于程序注释太少，看

2015-11-21 12:33:39 1315 1

Tony_MPF的博客