- 博客(1)
- 收藏
- 关注
原创 关于时序逻辑赋值是否延拍的问题
上述代码中,计数器cnt1与时钟clk之间,没有同步信号,也就是clk上升沿到来的时候,cnt1直接发生变化;计数器cnt2与时钟clk之间,具有同步信号enable,也就是clk上升沿到来的时候,cnt2需要在enable使能拉高后,延时一拍才会发生变化。具体如下面波形图所示。复位信号拉低后,cnt2在enable拉高的时候,在下一个时钟上升沿才会发生变化。复位信号拉低后,cnt1在第一个clk上升沿马上拉高,没有延时。
2023-10-31 09:23:10 78 1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人